Posts

FPGA implementation of Multiplier

Image
                PRE-TEST                                       THEORY                   PROCEDURE                                   HDL CODE                               VIDEO                                              POST-TEST

Layout Simulation of Multiplexer

Image
                      PRE TEST                                            THEORY                 PROCEDURE                                      VIDEO                     POST TEST

Layout Simulation of Register Cell

Image
                      PRE TEST                                      THEORY           PROCEDURE                                     VIDEO               POST TEST

Layout Simulation of T-Flipflop

Image
                        PRE TEST                                                     THEORY                 PROCEDURE                                                  VIDEO                   POST-TEST

Layout simulation of D-Fliflop

Image
               PRE-TEST                                             THEORY                 PROCEDURE                              VIDEO                                        POST-TEST             

Layout simulation of NAND and OR Gate

Image
                      PRETEST                                       THEORY                 PROCEDURE                                VIDEO                                      POST-TEST

Layout simulation of CMOS Inverter

Image
Aim: Layout preparation using multi-material, DRC and Simulation of CMOS Inverter                                                              PRE-TEST                                                  THEORY         PROCEDURE                 LAYOUT VIDEO         POST TEST