Experiment-1: Parity Generator

Name of the Experiment:
    Parity generator functional simulation, synthesis and implementation on FPGA
                                             
         Pretest                                                 Theory                                       Procedure                    


                               

HDL Code                                                  Video                                               Post test 

Comments

Post a Comment

Popular posts from this blog

Layout simulation of D-Fliflop

Image
               PRE-TEST                                             THEORY                 PROCEDURE                              VIDEO                                        POST-TEST             
Read more

Layout simulation of CMOS Inverter

Image
Aim: Layout preparation using multi-material, DRC and Simulation of CMOS Inverter                                                              PRE-TEST                                                  THEORY         PROCEDURE                 LAYOUT VIDEO         POST TEST
Read more