Experiment-1: Parity Generator

Name of the Experiment:

    Parity generator functional simulation, synthesis and implementation on FPGA

                                             

         Pretest                                                 Theory                                       Procedure                    

                               

HDL Code                                                  Video                                               Post test